半導體集成電路

半導體集成電路是將晶體管，二極管等等有源元件和電阻器，電容器等無源元件，按照一定的電路互聯，“集成”在一塊半導體單晶片上，從而完成特定的電路或者系統功能。

概述

在一個半導體襯底上至少有一個電路塊的半導體集成電路裝置，在所述半導體襯底上有：設置在所述電路塊邊緣的多個焊盤和從所述電路塊延伸至所述焊盤之間的多條布線;所述多個焊盤跟半導體集成電路裝置的外部引線連接，且所述多條布線是在所述半導體襯底的主面上設有另一電路塊時，用以跟來自該另一電路塊的布線連接的布線，做成具有能夠與來自該另一電路塊的布線連接的形狀。

基本概念

1 電路的關態-指電路的輸出管處于截止工作狀態時的電路狀態，此時在輸出端可得到 VO=VOH，電路輸出高電平。

2電路的開態-指電路的輸出管處于飽和工作狀態時的電路狀態，此時在輸出端可得到 VO=VOL，電路輸出低電平。

3 電路的電壓傳輸特性-指電路的輸出電壓VO隨輸入電壓Vi變化而變化的性質或關系(可用曲線表示，與晶體管電壓傳輸特性相似)。

4 輸出高電平VOH-與非門電路輸入端中至少一個接低電平時的輸出電平。

5 輸出低電平VOL-與非門電路輸入端全部接高電平時的輸出電平。

6 開門電平VIHmin-為保證輸出為額定低電平時的最小輸入高電平(VON)。

7關門電平VILmax-為保證輸出為額定高電平時的最大輸入低電平(VOFF)。

8 邏輯擺幅VL-輸出電平的最大變化區間，VL=VOH-VOL。

9 過渡區寬度VW-輸出不確定區域(非靜態區域)寬度，VW=VIHmin-VILmax。

10 低電平噪聲容限VNML-輸入低電平時，所容許的最大噪聲電壓。其表達式為 VNML=VILmax-VILmin=VILmax- VOL(實用電路)。

11高電平噪聲容限VNMH-輸入高電平時，所容許的最大噪聲電壓。其表達式為 VNMH=VIHmax-VIHmin=VOH- VIHmin(實用電路)。

12 電路的帶負載能力(電路的扇出系數)-指在保證電路的正常邏輯功能時，該電路最多可驅動的同類門個數。對門電路來講，輸出有兩種穩定狀態，即應同時考慮電路開態帶負載能力和電路關態帶負載能力。

13 輸入短路電流IIL-指電路被測輸入端接地，而其它輸入端開路時，流過接地輸入端的電流。

14輸入漏電流(拉電流，高電平輸入電流，輸入交叉漏電流)IIH-指電路被測輸入端接高電平，而其它輸入端接地時，流過接高電平輸入端的電流。

15 靜態功耗-指某穩定狀態下消耗的功率，是電源電壓與電源電流之乘積。電路有兩個穩態，則有導通功耗和截止功耗，電路靜態功耗取兩者平均值，稱為平均靜態功耗。

16 瞬態延遲時間td-從輸入電壓Vi上跳到輸出電壓Vo開始下降的時間間隔。Delay-延遲。

17瞬態下降時間tf-輸出電壓Vo從高電平VOH下降到低電平VOL的時間間隔。Fall-下降。

18 瞬態存儲時間ts-從輸入電壓Vi下跳到輸出電壓Vo開始上升的時間間隔。Storage-存儲。

19 瞬態上升時間tr-輸出電壓Vo從低電平VOL上升到高電平VOH的時間間隔。Rise-上升。

20瞬態導通延遲時間tPHL-(實用電路)從輸入電壓上升沿中點到輸出電壓下降沿中點所需要的時間。

21 瞬態截止延遲時間tPLH-(實用電路)從輸入電壓下降沿中點到輸出電壓上升沿中點所需要的時間。

22 平均傳輸延遲時間tpd-為瞬態導通延遲時間tPHL和瞬態截止延遲時間tPLH的平均值，是討論電路瞬態的實用參數。

制造工藝

集成電路在大約5mm×5mm大小的硅片上，已集成了一臺微型計算機的核心部分，包含有一萬多個元件。集成電路典型制造過程見圖1。從圖1,可以看到，已在硅片上同時制造完成了一個N+PN晶體管,一個由 P型擴散區構成的電阻和一個由N+P結電容構成的電容器,并用金屬鋁條將它們連在一起。實際上,在一個常用的直徑為75mm的硅片上(現在已發展到φ=125mm～150 mm)將有 3000000個這樣的元件，組成幾百個電路、子系統或系統。通過氧化、光刻、擴散或離子注入、化學氣相淀積蒸發或濺射等一系列工藝，一層一層地將整個電路的全部元件、它們的隔離以及金屬互連圖形同時制造在一個單晶片上，形成一個三維網絡。而一次又可以同時加工幾十片甚至上百片這樣的硅片，所以一批可以得到成千上萬個這樣的電路。這樣高的效率，正是集成電路能迅速發展的技術和經濟原因。

半導體集成電路

這個三維網絡可以有各種不同的電路功能和系統功能，視各層的拓撲圖形和工藝規范而定。在一定的工藝規范條件下，主要由各層拓撲圖形控制，而各層的拓撲圖形又由各次光刻掩膜版所決定。所以光刻掩膜版的設計是制造集成電路的一個關鍵。它從系統或電路的功能要求出發，按實際可能的工藝參數進行設計，并由計算機輔助來完成設計和掩膜版的制造。

在芯片制造完成后，經過檢測，然后將硅片上的芯片一個個劃下來，將性能滿足要求的芯片封裝在管殼上，即構成完整的集成電路。

分類

集成電路如果以構成它的電路基礎的晶體管來區分，有雙極型集成電路和MOS集成電路兩類。前者以雙極結型平面晶體管為主要器件(如圖2)，后者以MOS場效應晶體管為基礎。圖3表示了典型的硅柵N溝道MOS集成電路的制造工藝過程。一般說來，雙極型集成電路優點是速度比較快，缺點是集成度較低,功耗較大;而MOS集成電路則由于MOS器件的自身隔離，工藝較簡單，集成度較高,功耗較低，缺點是速度較慢。近來在發揮各自優勢，克服自身缺點的發展中，已出現了各種新的器件和電路結構。

集成電路按電路功能分，可以有以門電路為基礎的數學邏輯電路和以放大器為基礎的線性電路。后者由于半導體襯底和工作元件之間存在著有害的相互作用，發展較前者慢。同時應用于微波的微波集成電路和從Ⅲ-Ⅴ族化合物半導體激光器和光纖維導管為基礎的光集成電路也正在發展之中。

半導體集成電路除以硅為基礎的材料外，砷化鎵也是重要的材料，以它為基礎材料制成的集成電路，其工作速度可比目前硅集成電路高一個數量級，有著廣闊的發展前景。

從整個集成電路范疇講，除半導體集成電路外，還有厚膜電路與薄膜電路。

①厚膜電路。以陶瓷為基片，用絲網印刷和燒結等工藝手段制備無源元件和互連導線，然后與晶體管、二極管和集成電路芯片以及分立電容等元件混合組裝而成。

②薄膜電路。有全膜和混合之分。所謂全膜電路，就是指構成一個完整電路所需的全部有源元件、無源元件和互連導體，皆用薄膜工藝在絕緣基片上制成。但由于膜式晶體管的性能差、壽命短，因此難以實際應用。所以目前所說的薄膜電路主要是指薄膜混合電路。它通過真空蒸發和濺射等薄膜工藝和光刻技術，用金屬、合金和氧化物等材料在微晶玻璃或陶瓷基片上制造電阻、電容和互連(薄膜厚度一般不超過1微米),然后與一片或多片晶體管器件和集成電路的芯片高密度混合組裝而成。

厚膜和薄膜電路與單片集成電路相比，各有特點，互為補充。厚膜電路主要應用于大功率領域;而薄膜電路則主要在高頻率、高精度方面發展其應用領域。目前，單片集成電路技術和混合集成電路技術的相互滲透和結合，發展特大規模和全功能集成電路系統，已成為集成電路發展的一個重要方向。